


國立中央大學九十一年度碩士班研究生入學試題卷

所別： 電機工程學系 乙組 科目： 半導體元件 共 2 頁 第 1 頁

1. (13分)




左圖為三種不同半導體材料 A, B, C 之能帶圖，請說明


- ① 那種半導體其電子與電洞結合的效率最高？
- ② 那種半導體電子在電場的作用下其移動速度最快？
- ③ 那種半導體會發生 Gunn effect？

注意：背面有試題

2. (15分)




① 左圖之 p-n 接面二極件，其所加偏壓在 $t=0$ 時由 $+E(V)$ 變為 $-E(V)$ ，請說明並畫出 $v(t)$ 與 $i(t)$ 對時間的關係及作圖。



② 若今將 p-n 接面改為 Metal/Semiconductor 接面之 Schottky diode，請問在相同條件下其 $v(t)$ 與 $i(t)$ 會與 p-n 接面有何顯著的不同？


3. (12分)



GaAs 雷射二極件結構

現今由於半導體元件都愈做愈小，因此都產生了所謂的量子現象

① 過去在 GaAs (砷化鎵) 所做的 p-n 接面雷射二極件 (如左圖)，僅能在很低的操作溫度下才能工作。而現今用量子井結構，在室溫時就能工作，請問其原因？



② 電子在量子井內運動 (如左圖)，其在 x 方向的行為是被侷限住的，因此其運動速度，相較於電子在可自由移動之三维空間的運動速度，請問何者速度較快？並說明原因。

4. (10分) 前陣子國內半導體業若積極地要到中國大陸設八吋晶圓廠，其目的為何？政府對此行為做出管理規範，規定可放行的標準為八吋晶圓及 0.25 微米以上的製程技術，請問管制的重點在於八吋晶圓還是 0.25 微米技術？

國立中央大學九十一年度碩士班研究生入學試題卷

所別: 電機工程學系 乙組 科目: 半導體元件 共 2 頁 第 2 頁

Problem 5:

(5%)(a) Sketch the output characteristics I_C vs. V_{EC} of the PNP transistor in Fig. 5(a), indicate the active, saturation, cutoff, and inverse active regions on your plot.

(5%)(b) Sketch the output characteristics I_C vs. V_{EC} of the PNP transistor in Fig. 5(b), indicate the active, saturation, and cutoff active regions on your plot.

(5%)(c) Write the Ebers-Moll equations and sketch model for an PNP transistor.





Fig. 5

Problem 6:

(12%)(a) An Schottky-barrier diode formed on N-silicon is operating at 300K. Given $N_D = 2 \times 10^{19} \text{ cm}^{-3}$, the affinity of silicon is 4.15eV, and the metal work function is 4.9eV. Determine: (i) the built-in voltage, (ii) the barrier height, and (iii) the width of the depletion layer with $V_G = 0$. Given $kT/q = 0.026\text{V}$, the density of states in the conduction band $N_C = 3.22 \times 10^{19} \text{ cm}^{-3}$.

(3%)(b) Why is the Schottky-barrier diode much faster, in switching, than the PN diode?

Problem 7:

(10%) For a silicon P substrate doping $N_D = 10^{15} \text{ cm}^{-3}$ and at the onset of strong inversion, calculate: (a) the width of the depletion layer, (b) the threshold voltage.

Given: $\epsilon_{Si} = 11.7 \times 8.85 \times 10^{-14} \text{ F/cm}$, $\epsilon_{ox} = 3.9 \times 8.85 \times 10^{-14} \text{ F/cm}$,

$kT/q = 0.026 \text{ V}$, $n_i(300\text{K}) = 1 \times 10^{10} \text{ cm}^{-3}$, and the oxide thickness

$t_{ox} = 90 \text{ Angstroms} = 90 \times 10^{-8} \text{ cm}$.

Problem 8:

(10%) Determine the flatband voltage and the threshold voltage for an NMOS silicon device that has $N_A = 4 \times 10^{16} \text{ cm}^{-3}$ and uses SiO_2 and an N^+ polysilicon gate, given fixed oxide charge $Q_f = 5 \times 10^{10} \text{ C/cm}^2$, and the oxide thickness $t_{ox} = 200 \text{ Angstroms}$.

參考用